EFLX_CLK chip_tile_x=0, chip_tile_y=0, clk_side=W
    Input=0, pin=i_wr_clk
EFLX_CLK chip_tile_x=0, chip_tile_y=0, clk_side=W
    Input=1, pin=i_rd_clk
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=0, chip_y=0
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=0, chip_y=1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=0, chip_y=2
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=0, chip_y=3
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=0, chip_y=4
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=0, chip_y=5
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=0, chip_y=6
    Input=0, pin=i_wr_addr[0],  input_delay=-1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=0, chip_y=7
    Input=0, pin=i_wr_addr[1],  input_delay=-1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=0, chip_y=8
    Input=0, pin=i_wr_en,  input_delay=-1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=0, chip_y=9
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=0, chip_y=10
    Input=0, pin=i_wr_data[0],  input_delay=-1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=0, chip_y=11
   Output=0, pin=pll_clk_selection, output_delay=-1
   Output=1, pin=pll_bypass, output_delay=-1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=0, chip_y=12
   Output=0, pin=pll_fbdiv[0], output_delay=-1
   Output=1, pin=pll_fbdiv[1], output_delay=-1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=0, chip_y=13
   Output=0, pin=pll_fbdiv[2], output_delay=-1
   Output=1, pin=pll_fbdiv[3], output_delay=-1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=0, chip_y=14
   Output=0, pin=pll_fbdiv[4], output_delay=-1
   Output=1, pin=pll_fbdiv[5], output_delay=-1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=0, chip_y=15
   Output=0, pin=pll_fbdiv[6], output_delay=-1
   Output=1, pin=pll_fbdiv[7], output_delay=-1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=0, chip_y=16
   Output=0, pin=pll_fbdiv[8], output_delay=-1
   Output=1, pin=pll_fbdiv[9], output_delay=-1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=0, chip_y=17
   Output=0, pin=pll_fbdiv[10], output_delay=-1
   Output=1, pin=pll_fbdiv[11], output_delay=-1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=0, chip_y=18
   Output=0, pin=pll_en, output_delay=-1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=0, chip_y=19
   Output=0, pin=pll_postdiv1[0], output_delay=-1
   Output=1, pin=pll_postdiv1[1], output_delay=-1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=0, chip_y=20
   Output=0, pin=pll_postdiv1[2], output_delay=-1
   Output=1, pin=pll_postdiv2[0], output_delay=-1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=0, chip_y=21
   Output=0, pin=pll_postdiv2[1], output_delay=-1
   Output=1, pin=pll_postdiv2[2], output_delay=-1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=0, chip_y=22
    Input=0, pin=i_wr_data[1],  input_delay=-1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=0, chip_y=23
    Input=0, pin=i_wr_data[2],  input_delay=-1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=0, chip_y=24
    Input=0, pin=i_wr_data[3],  input_delay=-1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=0, chip_y=25
   Output=0, pin=osc_en, output_delay=-1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=0, chip_y=26
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=0, chip_y=27
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=0, chip_y=28
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=0, chip_y=29
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=0, chip_y=30
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=0, chip_y=31
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=1, chip_y=0
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=1, chip_y=1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=1, chip_y=30
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=1, chip_y=31
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=2, chip_y=0
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=2, chip_y=1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=2, chip_y=30
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=2, chip_y=31
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=3, chip_y=0
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=3, chip_y=1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=3, chip_y=30
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=3, chip_y=31
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=4, chip_y=0
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=4, chip_y=1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=4, chip_y=30
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=4, chip_y=31
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=5, chip_y=0
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=5, chip_y=1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=5, chip_y=30
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=5, chip_y=31
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=6, chip_y=0
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=6, chip_y=1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=6, chip_y=30
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=6, chip_y=31
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=7, chip_y=0
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=7, chip_y=1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=7, chip_y=30
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=7, chip_y=31
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=8, chip_y=0
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=8, chip_y=1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=8, chip_y=30
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=8, chip_y=31
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=9, chip_y=0
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=9, chip_y=1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=9, chip_y=30
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=9, chip_y=31
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=10, chip_y=0
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=10, chip_y=1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=10, chip_y=30
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=10, chip_y=31
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=11, chip_y=0
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=11, chip_y=1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=11, chip_y=30
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=11, chip_y=31
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=12, chip_y=0
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=12, chip_y=1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=12, chip_y=30
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=12, chip_y=31
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=13, chip_y=0
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=13, chip_y=1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=13, chip_y=30
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=13, chip_y=31
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=14, chip_y=0
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=14, chip_y=1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=14, chip_y=30
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=14, chip_y=31
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=15, chip_y=0
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=15, chip_y=1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=15, chip_y=30
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=15, chip_y=31
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=16, chip_y=0
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=16, chip_y=1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=16, chip_y=30
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=16, chip_y=31
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=17, chip_y=0
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=17, chip_y=1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=17, chip_y=30
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=17, chip_y=31
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=18, chip_y=0
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=18, chip_y=1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=18, chip_y=30
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=18, chip_y=31
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=19, chip_y=0
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=19, chip_y=1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=19, chip_y=30
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=19, chip_y=31
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=20, chip_y=0
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=20, chip_y=1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=20, chip_y=30
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=20, chip_y=31
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=21, chip_y=0
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=21, chip_y=1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=21, chip_y=30
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=21, chip_y=31
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=22, chip_y=0
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=22, chip_y=1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=22, chip_y=30
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=22, chip_y=31
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=23, chip_y=0
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=23, chip_y=1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=23, chip_y=30
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=23, chip_y=31
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=24, chip_y=0
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=24, chip_y=31
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=25, chip_y=0
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=25, chip_y=1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=25, chip_y=30
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=25, chip_y=31
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=26, chip_y=0
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=26, chip_y=1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=26, chip_y=30
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=26, chip_y=31
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=27, chip_y=0
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=27, chip_y=1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=27, chip_y=30
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=27, chip_y=31
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=28, chip_y=0
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=28, chip_y=1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=28, chip_y=30
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=28, chip_y=31
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=29, chip_y=0
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=29, chip_y=1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=29, chip_y=30
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=29, chip_y=31
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=30, chip_y=0
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=30, chip_y=1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=30, chip_y=30
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=30, chip_y=31
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=31, chip_y=0
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=31, chip_y=1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=31, chip_y=2
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=31, chip_y=3
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=31, chip_y=4
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=31, chip_y=5
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=31, chip_y=6
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=31, chip_y=8
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=31, chip_y=9
   Output=0, pin=o_rd_data[3], output_delay=-1
   Output=1, pin=io_en[3], output_delay=-1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=31, chip_y=10
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=31, chip_y=11
    Input=0, pin=i_rst_n,  input_delay=-1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=31, chip_y=12
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=31, chip_y=19
   Output=0, pin=pll_refdiv[0], output_delay=-1
   Output=1, pin=pll_refdiv[1], output_delay=-1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=31, chip_y=20
   Output=0, pin=pll_refdiv[2], output_delay=-1
   Output=1, pin=pll_refdiv[3], output_delay=-1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=31, chip_y=21
   Output=0, pin=pll_refdiv[4], output_delay=-1
   Output=1, pin=pll_refdiv[5], output_delay=-1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=31, chip_y=22
   Output=0, pin=o_rd_data[2], output_delay=-1
   Output=1, pin=io_en[2], output_delay=-1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=31, chip_y=23
   Output=0, pin=o_rd_data[1], output_delay=-1
   Output=1, pin=io_en[1], output_delay=-1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=31, chip_y=24
   Output=0, pin=o_rd_data[0], output_delay=-1
   Output=1, pin=io_en[0], output_delay=-1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=31, chip_y=25
    Input=0, pin=i_rd_en,  input_delay=-1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=31, chip_y=26
    Input=0, pin=i_rd_addr[1],  input_delay=-1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=31, chip_y=27
    Input=0, pin=i_rd_addr[0],  input_delay=-1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=31, chip_y=28
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=31, chip_y=29
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=31, chip_y=30
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=31, chip_y=31
